๐ง๐ป๐ป Technology/IT
๋๋์ฒด ์ ํ arm๊ธฐ๋ฐ m1 ๋งฅ๋ถ์ด ๋ฌด์จ ๋ง์ด์ผ
Qian
2021. 2. 1. 19:49
Cpu ์ค๊ณ ๋ฐฉ์
- CISC - ๋ ธํธ๋ถ, ๋ฐ์คํฌํ (๋ชฉ์ : ๊ณ ์ฑ๋ฅ) ex) x86, x64
- RISC - ์ค๋งํธํฐ, ํ๋ธ๋ฆฟ (๋ชฉ์ : ์ ๋ ฅํจ์จ) ex) ARM
์ ํ๊ณผ ๋ง์ดํฌ๋ก์ํํธ
- ๋ง์ดํฌ๋ก์ํํธ - ๋ค์ํ ํ๋ซํผ, ๋์ ํธํ์ฑ = ์ต๋ํ ๋ง๊ณ ๋ค์ํ ๊ธฐ๊ธฐ์์ ์ํํ๊ฒ ๋์๊ฐ์ผํจ
- ์ ํ - ํ์์ ์ธ ํ๋ซํผ, ๋ฎ์ ํธํ์ฑ = ํ์ ๋ ๊ธฐ๊ธฐ์์๋ง ๋์๊ฐ๋ ์๊ด์์
์ฆ, ์ ํ์ ๋งฅ๋ถ ์ํํธ์จ์ด(+ ์ฑ)๋ง CISC์์ RISC๋ก ๋ฐ๊พธ๋ฉด ๋์ ๋น๊ต์ ์ฌ์
Arm ์ฅ์ ์? = RISC ์ค๊ณ ์ฅ์ ์?
- ์ํ๊ณ ๊ฐํ - ์์ดํจ๋,์์ดํฐ ์ฑ์ ๋งฅ์์๋ ์ฌ์ฉ ๊ฐ๋ฅ (์๋๋ ์์ดํฐ, ์์ดํจ๋, ๋งฅ๋ถ ์ฉ ์ฑ์ด ๊ฐ๊ฐ ๊ฐ๋ฐ๋์์)
- ์ ํ RISC(a11 ์นฉ) ์ฑ๋ฅ ์ ๊ณ ์ต๊ณ ์์ค์ด๋ผ ์๋์ง ํจ๊ณผ (RSIC ์ค๊ณ ๋ฅ๋ ฅ ์ต๊ณ + pc ์ฑ๋ฅ ์ํ)
- RISC ๊ธฐ๋ฐ์ด๋ผ ๋ฐ์ด, ๋ฐฐํฐ๋ฆฌ๋ฌธ์ ํด๊ฒฐ (์ ๋ ฅํจ์จ)
๊ทผ๋ฐ ์ ์ง๊ธ ๋ฐ๊พธ๊ธฐ ์์ํจ?
- ์ธํ ์ด ์๋ ๊ฐ ์ฝ์งํ๋ฉฐ ๋ผ์ด์ ์ ๋ฐ๋ฆฌ๊ธฐ ์์ = ๋งฅ๋ถ ์ฑ๋ฅ ์ ์๋ฆฌ